畢業(yè)論文：基于FPGA和SoC的繼電保護(hù)開(kāi)發(fā)方法研究

畢業(yè)論文：基于FPGA和SoC的繼電保護(hù)開(kāi)發(fā)方法研究

目 錄 I
摘 要 II
ABSTRACT III
前 言 1
第一章Zynq概述 3
1.1 Zynq體系概述及優(yōu)勢(shì) 3
1.1.1 Zynq體系概述 3
1.1.2 Zynq的四大優(yōu)勢(shì) 4
1.2處理器系統(tǒng)PS 5
1.2.1應(yīng)用處理單元 5
1.2.2通用外設(shè) 6
1.3 可編程邏輯PL 6
第二章 開(kāi)發(fā)平臺(tái)創(chuàng)建 9
2.1 Zynq開(kāi)發(fā)軟件工具簡(jiǎn)介 9
2.2 硬件平臺(tái)搭建 11
2.2.1 在PlanAhead中創(chuàng)建工程 11
2.2.2 在Zynq PS上添加PL部分的IP核 12
2.2.3 *ilin* Zynq交叉編譯環(huán)境的安裝 15
第三章 保護(hù)功能開(kāi)發(fā) 18
3.1 過(guò)電流保護(hù)框架設(shè)計(jì) 18
3.1.1硬件平臺(tái)簡(jiǎn)介 19
3.1.2軟件體系簡(jiǎn)介 20
3.2模塊初始化程序的編寫 20
3.2.1 PS GPIO跳閘出口初始化 21
3.2.2 GPIO和EMIO端口的方向配置 21
3.3過(guò)電流保護(hù)程序的編寫 22
3.3.1過(guò)電流繼電器 22
3.3.2 I段過(guò)流保護(hù)程序 22
3.3.3 信號(hào)的讀取與處理 23
3.4 結(jié)果展示 23
第四章 探索基于Zynq的智能電子設(shè)備框架設(shè)計(jì) 25
結(jié)語(yǔ) 28
致謝 29
參考文獻(xiàn) 30
附錄 31

摘 要
電力系統(tǒng)經(jīng)過(guò)數(shù)百年的發(fā)展后,現(xiàn)代電力系統(tǒng)具有緊密的聯(lián)系，穩(wěn)定的安全控制，高度現(xiàn)代化的通信系統(tǒng)等技術(shù)特點(diǎn),因此對(duì)繼電保護(hù)設(shè)備的要求逐步提高，高可靠性和高靈敏性的繼電保護(hù)設(shè)備需求很大。隨著智能電網(wǎng)的蓬勃發(fā)展，數(shù)字化變電站的也逐漸興起，數(shù)字化變電站的特點(diǎn)在于實(shí)現(xiàn)了過(guò)程層設(shè)備的數(shù)字化，整個(gè)站內(nèi)信息的網(wǎng)絡(luò)化，以及開(kāi)關(guān)設(shè)備實(shí)現(xiàn)智能化。傳統(tǒng)嵌入式工具M(jìn)CU，DSP，F(xiàn)PGA各有優(yōu)劣，不能完全滿足數(shù)字化變電站的對(duì)高速通信，快速處理等方面需求。新型的嵌入式工具Zynq則集成了上述三種工具的優(yōu)勢(shì)，較好的滿足了數(shù)字化變電站的需求。Zynq在結(jié)構(gòu)上是由ARM和FPGA構(gòu)成，并且外加豐富的外設(shè)。ARM模塊可實(shí)現(xiàn)高速的數(shù)據(jù)處理，
……（新文秘網(wǎng)http://120pk.cn省略1447字，正式會(huì)員可完整閱讀）……　
cessor system (PS) , achieving filtering and the ethernet communication function in the programmable logic (PL). So ,the overcurrent protection development based on Zynq is realized. On this basis, A more in-depth e*ploration and research studying the construction of intelligent electronic devices (IED) which is based the Zynq and applicable to digital substation.will be set up.

Keywords: Zynq; Digital Substation; IED
前 言
隨著現(xiàn)代電力系統(tǒng)的發(fā)展，為了保證電網(wǎng)運(yùn)行的安全、穩(wěn)定、經(jīng)濟(jì)，智能電網(wǎng)的研究成為重要課題。數(shù)字化變電站作為智能電網(wǎng)的重要組成部分之一，也得到廣泛的重視。數(shù)字化變電站是由智能化一次設(shè)備（電子式互感器、智能化開(kāi)關(guān)等）和網(wǎng)絡(luò)化二次設(shè)備分層（過(guò)程層、間隔層、站控層）構(gòu)建，建立在IEC61850通信規(guī)范基礎(chǔ)上，能夠?qū)崿F(xiàn)變電站內(nèi)智能電氣設(shè)備間信息共享和互操作的現(xiàn)代化變電站。
數(shù)字化變電站的主要特點(diǎn)有六個(gè)方面：一是變電站傳輸和處理的信息全數(shù)字化。二是過(guò)程層設(shè)備智能化。三是統(tǒng)一的信息模型：數(shù)據(jù)模型、功能模型。四是統(tǒng)一的通信協(xié)議：數(shù)據(jù)無(wú)縫交換。五是高質(zhì)量信息：可靠性、完整性、實(shí)時(shí)性。六是各種設(shè)備和功能共享統(tǒng)一的信息平臺(tái)。
基于數(shù)字化變電站的智能電子設(shè)備的開(kāi)發(fā)平臺(tái)主要有MCU,DSP和FPGA等。MCU又叫微控制單元，低成本，低功耗，易于編程，可靠安全，但性能有待提高；DSP稱為數(shù)字信號(hào)處理，易集成，受環(huán)境影響比較小，支持多處理器，性能強(qiáng)大。但不提供數(shù)模轉(zhuǎn)換器，可處理的頻率范圍也有限；FPGA稱為現(xiàn)場(chǎng)可編程邏輯門陣列，F(xiàn)PGA具有強(qiáng)大的數(shù)據(jù)并行處理能力，處理器可以使用硬核或軟核實(shí)現(xiàn)，但其性能不高，無(wú)法滿足大系統(tǒng)的要求。
Zynq的出現(xiàn)則集成以上幾種平臺(tái)的優(yōu)勢(shì)，克服了其弱點(diǎn)。雙核的ARM Corte*-A9處理器比市場(chǎng)上傳統(tǒng)的A9處理器性能十分強(qiáng)大，開(kāi)發(fā)工程師可以利用可編程邏輯（FPGA）實(shí)現(xiàn)強(qiáng)大的數(shù)據(jù)并行處理功能，高速A*I-4總線則可輕松實(shí)現(xiàn)外設(shè)的擴(kuò)展與系統(tǒng)和可編程邏輯之間高速互訪。并且內(nèi)嵌了DSP沒(méi)有的數(shù)模轉(zhuǎn)換器。Zynq的出現(xiàn)是個(gè)偉大的進(jìn)步，在世界范圍內(nèi)的嵌入式市場(chǎng)引起震撼。
Zynq作為一個(gè)可定制的硬件平臺(tái)，有兩種設(shè)計(jì)方法，第一種是完全不用FPGA，只是依靠單純的ARM內(nèi)核實(shí)現(xiàn)設(shè)計(jì)功能。但此種設(shè)計(jì)無(wú)法體現(xiàn)出FPGA在并行處理方面的優(yōu)勢(shì)，浪費(fèi)了Zynq的一大優(yōu)勢(shì)。還有一種為軟硬件結(jié)合的設(shè)計(jì)方法，設(shè)計(jì)出的智能電子設(shè)備能夠集成Zynq的所有優(yōu)勢(shì)。
在*PS中配置硬件平臺(tái)時(shí)，可根據(jù)設(shè)計(jì)需求配置不同的硬件參數(shù)和結(jié)構(gòu)，硬件的定義十分簡(jiǎn)單，而且只是簡(jiǎn)單的操作。硬件配置完成后，PlanAhead會(huì)自動(dòng)生成板級(jí)支持包BSP。將硬件導(dǎo)入到SDK軟件后，可以有兩種設(shè)計(jì)選擇，第一種是基于嵌入式Linu*的程序編制，另一種基于裸機(jī)的程序編制。由于Zynq具有雙ARM內(nèi)核的結(jié)構(gòu)，可以對(duì)兩個(gè)內(nèi)核進(jìn)行分工，分別完成不同的功能，雙內(nèi)核的配合工作將在一定程度上提高設(shè)備的處理能力。
基于Zynq的智能電子設(shè)備能在很大程度上滿足數(shù)字化變電站的需求，本次畢業(yè)設(shè)計(jì)研究基于Zynq的保護(hù)程序的設(shè)計(jì)，進(jìn)而探索適用于未來(lái)數(shù)字化變電站的基于Zynq的智能電子設(shè)備的框架設(shè)計(jì)方法。
本次畢業(yè)設(shè)計(jì)在充分認(rèn)知Zynq體系結(jié)構(gòu)的前提下，了解其開(kāi)發(fā)流程，熟悉開(kāi)發(fā)軟件ISE Design Suite的使用，并結(jié)合過(guò)電流保護(hù)的原理，在Zedboard開(kāi)發(fā)板上實(shí)現(xiàn)最簡(jiǎn)單的過(guò)電流保護(hù)程序設(shè)計(jì)，并以此為基礎(chǔ)，探索基于Zynq的智能電子設(shè)備框架的設(shè)計(jì)。
基于Zynq的智能電子設(shè)備比之任何智能設(shè)備具有極大的優(yōu)勢(shì)，必將在未來(lái)的數(shù)字化變電站中得到廣泛的應(yīng)用。

第一章Zynq概述
1.1 Zynq體系概述及優(yōu)勢(shì)
1.1.1 Zynq體系概述
當(dāng)前嵌入式設(shè)計(jì)發(fā)展迅猛，有很多需求無(wú)法被現(xiàn)在的產(chǎn)品滿足�，F(xiàn)在的產(chǎn)品包括單個(gè)處理器，單個(gè)ASIC,ASSP或者單純的FPGA方案，甚至這些方案的組合也無(wú)法滿足需求。根據(jù)市場(chǎng)調(diào)查顯示，全新的嵌入式設(shè)計(jì)產(chǎn)品（比如汽車駕駛員輔助系統(tǒng)，智能視頻監(jiān)視，先進(jìn)的工業(yè)控制，先進(jìn)的工業(yè)遙測(cè)，先進(jìn)的工業(yè)制導(dǎo)，企業(yè)級(jí)的工作站，廣播級(jí)的攝像機(jī)，多功能打印機(jī)，航空航天電子等應(yīng)用）設(shè)計(jì)到2014年預(yù)計(jì)市場(chǎng)總價(jià)值達(dá)到127億美元。
深入了解下一代嵌入式處理器的需要，會(huì)發(fā)現(xiàn)提高性能，減少成本，降低功耗，縮小外形，增加靈活性是主要需要。現(xiàn)有方案的局限性也是相當(dāng)明顯的，例如現(xiàn)有的微處理器缺乏足夠的信號(hào)處理能力，需要多芯片方案搭建下一代的處理器系統(tǒng)。多芯片方案成本較高，功耗大，占用更多的空間，不利于縮小外形，同時(shí)如果采用現(xiàn)有的ASIC和ASSP方案，更新?lián)Q代的速度或者說(shuō)差異花的能力都會(huì)受限，不能適應(yīng)快速變化的需求，也很難提供差異化的競(jìng)爭(zhēng)優(yōu)勢(shì)，這些局限性使我們看到了下一代處理器所需要解決和應(yīng)對(duì)的問(wèn)題。在市場(chǎng)的推動(dòng)下，為了滿足下一代應(yīng)用處理的需求，*ilin* 定義了Zynq-7000系列產(chǎn)品，他們都是高性能低功耗的處理器平臺(tái)，是靈活和可擴(kuò)展的解決方案。
如圖1-1所示上面的部分便是ARM部分，我們稱之為Processing System， 簡(jiǎn)稱PS。下面的便是FPGA部分，我們稱之為Programmable Logic，簡(jiǎn)稱PL。
Zynq-7000系列的亮點(diǎn)在于它包含了完整的ARM處理子程序，每一顆Zynq-7000系列的處理器都包含了雙核的ARM Corte* A9處理器，整個(gè)處理器的搭建都以處理器為核心，而且處理子系統(tǒng)中集成了內(nèi)存控制器和大量的外設(shè)，使得ARM Corte* A9處理器在Zynq-7000中完全獨(dú)立于可編程邏輯單元，也就是暫時(shí)沒(méi)有用到FPGA部分，ARM處理器的子系統(tǒng)也可以獨(dú)立工作，這與之前的FPGA處理器有本質(zhì)區(qū)別，其實(shí)以處理器為核心的。另外在可編程邏輯部分是緊密的與ARM的處理單元相結(jié)合。FPGA的部分用于擴(kuò)展子系統(tǒng)，其有豐富的擴(kuò)展能力，有超過(guò)3000個(gè)內(nèi)部互聯(lián)，連接資源非常豐富，可提供的10Gb/s以上的帶寬。另外在I/O接口方面，F(xiàn)PGA的優(yōu)點(diǎn)是I/O接口可充分定義，并在FPGA部分集成高速串行口。同時(shí)也集成了數(shù)模轉(zhuǎn)換器（*ADC）。




A*I 總線


圖1-1 Zynq 簡(jiǎn)易結(jié)構(gòu)框圖
Zynq的開(kāi)發(fā)板Zedboard的簡(jiǎn)易結(jié)構(gòu)框圖如圖1-1所示。
1.1.2 Zynq的四大優(yōu)勢(shì)
一是成本和功耗上的優(yōu)勢(shì)：雖然Zynq中集成了完整的帶有NEON及雙精度浮點(diǎn)引擎的雙核 ARM Corte*-A9 MPCore 處理系統(tǒng)，但是為了控制功耗，*ilin*選擇了將單核的工作頻率定在800Mhz的水平�！芭浜蠁�/雙精度浮點(diǎn)運(yùn)算，可實(shí)現(xiàn)比市場(chǎng)上傳統(tǒng)的A9處理器更高的性能。同時(shí)功耗和價(jià)格也具有極強(qiáng)的競(jìng)爭(zhēng)力。比如最低款的Zynq-7010，功耗僅為2W，價(jià)格約為15美元。除了有雙核的A9外，外圍還有30K的LC，峰值DSP可達(dá)50GMACS，“該系統(tǒng)通過(guò)硬連線完成了包括L1，L2 緩存、存儲(chǔ)器控制器以及常用外設(shè)在內(nèi)的全面集成。不僅能在開(kāi)機(jī)時(shí)啟動(dòng)并運(yùn) ……（未完，全文共22590字，當(dāng)前僅顯示4063字，請(qǐng)閱讀下面提示信息。收藏《畢業(yè)論文：基于FPGA和SoC的繼電保護(hù)開(kāi)發(fā)方法研究》）